PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-042619

(43) Date of publication of application: 13.02.1992

(51)Int.CI.

HO3M 1/74

(21)Application number: 02-150621 (71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(72)Inventor: KOBAYASHI OSAMU (22)Date of filing: 08.06.1990


GOTO KUNIHIKO

SEKIDO YUJI

(54) D/A CONVERTER

(57)Abstract:

PURPOSE: To improve the differentiating linearity and to suppress the increase in a required area by constituting each current source transistor (TR) cell of plural TRs of the same size, and using only the required number of TRs among the plural TRs to attain high precision for the current source TR cells. CONSTITUTION: Current course TR cells T1 -T4 of plural sets are included in the D/A converter and a weighting circuit 10 is provided, in which the current outputted from an m-th (1≤ m≤n) TR cell among the n-set of the current source TR cells T1 - T4 is a multiple of 2m-1 with respect to the current outputted from a TR forming the least significant bit. Then each of the current source TR cells T1 - T4 consists of



2n-1 sets of TRs t1 of the same size, and 2m-1 of TRs are connected in series with the m-th TR cell. Thus, while the increase in the required area is suppressed, the differentiating linearity is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-42619

⑤Int. Cl. ⁵H 03 M 1/74

識別記号

庁内整理番号

❸公開 平成4年(1992)2月13日

9065-5 J

審査請求 未請求 請求項の数 2 (全7頁)

公発明の名称 DAコンパータ

②特 願 平2-150621

②出 願 平2(1990)6月8日

砂発明者 小林 修

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者後藤 邦彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 関戸 裕治

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 愛知県春日井市高蔵寺町 2丁目1844番 2

- 富士通ヴィエルエスア_ー - イ株式会社

倒代 理 人 弁理士 石川 泰男

明報書

1. 発明の名称

②出 顧 人

DAコンパータ

2. 特許請求の範囲

1. n ビットのデジタル信号に対応する電流 値によってアナログ信号を出力する D A コンパー タであって、

n 個の電流 無トランジスタセル($T_1 \sim T_0$)を含み、 技 n 名電流 源トランジスタセル($T_1 \sim T_0$)のうち 第 m 香目($1 \leq m \leq n$)のトランジスタセル(T_0)から出力される電流値が、 最下位 ビットを形成するトランジスタから出力される電流値に対して 2^{n-1} 倍 で示される 貫み付け回路を有し、

前記電流源トランジスタセル($T_1 \sim T_1$)の それぞれは 2^{n-1} 倒の同一サイズのトランジスタ ($t_1 \sim t_2$ n-1)で形成され、第 m 番目のトランジンスタセル(T_n)には、 2^{n-1} 倒のトランジ スタ($T_1 \sim t_2$ s-1)が直列に接続されて構成されてなることを特徴とするDA コンパータ。

2. n ビットのディジタル信号に対応する電流値によってアナログ信号を出力する D A コンパータにおいて、

前記nビットのうちの上位&ビットをセグメント回路で構成し、下位nー&ビットを重み付け回路で構成し、前記セグメント回路および重み付け回路の各電流類トランジスタセルのサイズを同一としたことを特徴とするDAコンパータ。

3. 発明の詳細な説明

〔概要〕

本発明は、DAコンパータ、特に、DAコンパータに使用される質み付け回路に関し、

必要な面積の増加を抑制しつつ、散分直線性を 向上させることができるDAコンパータを提供す ることを目的とし、

nビットのデジタル信号に対応する電流値によ

〔産業上の利用分野〕

本発明は、DAコンパータ、特に、DAコンパータに使用される重み付け回路に関するものである。

近年、テレビ、VTR等に使用される高速DA コンパータにおいて、多ピット化、高精度化が要求されている。

DAコンパータにおいては、重み付け回路が使

用されており、 袋重み付け回路は、具なる電流値 の複数の電流源トランジスタセルを含む。そして、 多ピット化すると、 袋電流源トランジスタセル間 の 製差が大きくなり、 散分直線性が悪化する。

そこで、電流源トランジスタセルを高精度化することにより、電流源トランジスタセル間の誤差を減少させ、この結果、微分直線性を向上させることが望まれている。

〔従来の技術〕

第4回には、従来の重み付け回路が示されている。

第4図において、重み付け回路は、 $4 \, U_{\gamma}$ トであり、 $4 \, U_{\gamma}$ のの電流源トランジスタセル $T_1 \sim T_4$ を含む。ここで、セル $T_1 \sim T_4$ のサイズ $W_1 \sim W_4$ の比は、1:2:4:8 であり、この結果、セル $T_1 \sim T_4$ からの電流値の比は、1:2:4:8 である。

次に、第5図には、上述したような従来の重み 付け回路を使用したDAコンパータが示されてい

& .

第 5 図において、 D A コンパータは、 8 ビットタイプであり、このため、 重み付け回路 1 0 は、 8 個の電流源トランジスタセル T 1 ~ T 2 を含む。ここで、セル T 1 ~ T 3 のサイズ W 1 ~ W 6 の比は、 1 : 2 : 4 : 8 : 1 6 : 3 2 : 6 4 : 1 2 8 であり、この結果、 セル T 1 ~ T 3 からの電流値の比は、 1 : 2 : 4 : 8 : 1 6 : 3 2 : 6 4 : 1 2 8 である。 なお、 符号 1 2 は、 パイアス 回路を示し、符号 1 4 は、 負荷を示し、符号 V 4 は、電源電圧を示す。

また、 $\left(\begin{array}{c}D_1\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ は、入力信号であるデジタル信号のうち第1ピット、第2ピットが「H」レベルであり、他の第3ピット~第8ピットが「L」レベルである場合には、入力増于 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ が「H」レベルであるあり、入力増于 $\left(\begin{array}{c}D_2\\\hline\end{array}\right)$ が「H」レベルであるので、電流無トランジスタセルエ」、エ,からの

電流値の和が負荷14に供給される。このように して、8ビットの入力デジタル信号がアナログ信 号に変換される。

(発明が解決しようとする課題)

上記のような重み付け回路において、高ピット化すると、電流源トランジスタセル間の誤差が大きくなり、微分直線性が悪化する。ここで、微分直線性とは、各ピットの平均電流に対する誤差をいう。

また、従来、第6図に示されるように、セグメント回路を使用したDAコンパータがある。

第 6 図において、 符号 1 6 は、セグメント回路を示し、 8 ピットタイプの場合、セグメント回路 1 6 は、 2 5 5 (= 2 ⁸ - 1) 個の同一特性 (同一の電流値を出力する) の電流 源トランジスタセル!, 、 I , , 、 ~、 I , , , を含む。

また、 $(D_{01}, \overline{D_{01}})$ 、) $(D_{02}, \overline{D_{02}})$ 、~、 $(D_{FE}, \overline{D_{FE}})$ 、 $(D_{FF}, \overline{D_{FF}})$ は、トランジスタセル I_1 、 I_2 、~、 I_{FE} 、 I_{FF} に対応する入

カ端子を示す。例えば、 8 ビットの入力デジタル信号のうち第 2 ビットが「H」レベルであり、他のビットが「L」レベルである場合には、デコードされた値が「2」であるので、 2 個の入力端子 D 0 1、 D 0 2 で 1、 D 1 2 が 「H」レベルであり、他の入力端子 D 0 3、 D 0 4、 ~、 D 1 2 が 「H」レベルである。この結果、トランジスタセル!」、 I 2 からの電流値の和が負荷 1 4 に供給される。このようにして、 8 ビットの入力デジタル信号がアナログで 信号に変換される。

上記のようなセグメント回路においては、同一の電流値を出力する複数の電流源トランジスタセルを使用しているので、高ピット化した場合であっても、トランジスタセル間の誤差が小さい。従って、数分直線性が向上し、高精度化が達成される。

しかしながら、セグメント回路においては、高ピット化に伴い、多数の電流源トランジスタセルが必要になり、例えば、8ピットの場合には、255(2⁸-1)個のトランジスタセルが必要

になる。この結果、セグメント回路の面積が大き くなるという問題がある。

以上のように、 D A コンパータにおいて、 重み付け回路を使用した場合には、 高ピット化に伴い、 数分直線性が悪化し、一方、 セグメント回路を使用した場合には、 高ピット化に伴い、 該セグメント回路の 面積が増加するという問題がある。

本発明の目的は、必要な面積の増加を抑制しつつ、 散分直線性を向上させることができる D A コンパータを提供することにある。

[課題を解決するための手段]

第 1 図には、精水項 1 記載の発明に係る D A コンパータが示されている。第 1 図において、重み付け回路は、例えば、 4 ピットであり、 4 個の電流源トランジスタセルT₁ ~ T $_4$ を含む。 各セル T は、 8 $(=2^{(-1)})$ 個の同一サイズのトランジスタセルT $_8$ を備えている。 そして、 m 番目($1 \le m \le 4$)のトランジスタセルT $_8$ は、 8 個のトランジスタ t_1 ~ t_2 の うち 2^{m-1} 個のトラ

ンジスタのみを使用している。例えば、 3 番目の トランジスタセル T ₃ は、 4 (= 2 ³⁻¹)個のト ランジスタ t ₁ ~ t ₄ のみを使用している。

なお、第1図において、使用されないトランジスタ t、すなわち、トランジスタセルT₁ のトランジスタセルT₂ のトランジスタセルT₃ のトランジスタ t₃ ~ t₈ 、トランジスタセルT₃ のトランジスタ t₅ ~ t₈ は、他の用途のために、例えば、他の重み付け回路の電流源トランジスタセルのために、使用されてもよい。

また、請求項2記載の発明は、nビットのディジタル信号に対応する電流値によってアナログ信号を出力するDAコンパータにおいて、前記nビットのうちの上位&ビットをセグメント回路で構成し、下位nー&ビットを重み付け回路の各電流前にセグメント回路および重み付け回路の各電流派トランジスタセルのサイズを同一としたものである。

(作用)

第1 図において、請求項1 記載の発明によれば、電流源トランジスタセルTi~T(は、それぞれ、同一サイズのトランジスタ t を 1 個、 2 個、 4 個 8 個 含むので、該トランジスタセルTi~T(からの電流値の比は、1:2:4:8 である。そして、トランジスタセルTi~T(間の誤差は小さくなり、微分値線性が向上する。

また、韓求項 2 記載の発明によれば、重み付け 回路または重み付け回路とセグメント回路を併用 することによって、セグメント回路のみを使用す る場合と比較して、必要な面積の増加が抑制され

(実施例)

第2図には、本発明の第1実施例による重み付け回路を使用したDAコンパータが示されている。 第2図において、DAコンパータは、3ビット タイプであり、このため、重み付け回路10は、 3 個の電視 ボランジスタセル T 1 ~ T 1 を含む。ここで、各セルTは、 4 個の同一サイズのトランジスタ t 1 で のみを使用し、他のトランジスタ t 1 で は、 2 個のトランジスタ t 1 で は、 2 個のトランジスタ t 1 で なんで、 セルT 2 は、 2 個のトランジスタ t 1 で なんで、 セルT 3 は、 4 個のとでのトランジスタ t 1 で た でのトランジスタ t 1 で なんでのトランジスタ t 1 で なんでのトランジスタ t 1 で なんでのお果、セルT 1 、 T 1 で からの電流値の比は、 1 : 2 : 4 である。

そして、トランジスタ $\mathbf{t}_1 \sim \mathbf{t}_4$ は、同一サイズであるので、トランジスタセル \mathbf{T}_1 、 \mathbf{T}_2 、 \mathbf{T}_3 間の誤差が小さく、 教分直線性が向上している。

なお、 (D₀、 D₀)、 (D₁、 D₁)、 (D₁、 D₂) は、 3 ピットの入力デジタル信号の各入力端子を示し、例えば、 デジタル信号のうち第 1 ピット、 第 2 ピットが「H」レベルであり、第 3 ピットが「L」レベルである場合には、入力

出子 D₀ 、 D₁ が 「H」 レベルであり、入力端子 D₂ が「H」 レベルであるので、電流源トランジスタセルT₁ 、 T₂ からの電流値の和が負荷 1 4 に供給される。このようにして、 3 ビットの入力デジタル信号がアナログ信号に変換される。

また、パイアス回路12とのカレントミラーの 特度を向上させるために、パイアス回路12内 のトランジスタセルT_りを前記トランジスタセル T_|、T₂、T₃と同様に(国ーサイズの複数の トランジスタで)構成してもよい。

また、入力増子 D_0 、 D_0 、 D_1 、 D_1 、 D_2 、 D_2 に接続されたトランジスタセル T_4 ~ T_9 は、実施例では単独で示されているが、トランジスタセル T_4 、 T_6 、 T_8 、 D_8 0、 D_1 0、 D_1 0、 D_1 0、 D_1 0、 D_1 0 、 D_1

次に、第3図には、本発明の第2実施例による 量み付け回路を使用したDAコンパータが示され ている。

第3回において、DAコンパータは6ビットタイプであり、重み付け回路10及びセグメント回路16を含む。ここで、重み付け回路10は、6ビットのうち下位2ビットを担当し、セグメント回路16は、6ビットのうち上位4ビットを担当する。

貫み付け回路10は、2個の電流源トランジスクセルTi、T2を含み、各セルTは、4個のいるのでは、1個のトランジスタ ti を放っている。と使用し、他のトランジスタ ti を使用し、他のトランジスタ ti を使用し、他のトランジスタ ti を使用し、他のトランジタ ti でなったのかで、ないのうち第1ピットのうち第2ピットを担当する。

セグメント回路 1.6 は、4.4 ピットであるので、 1.5 (=2.4 =1) 個の同一特性 (同一の電流値を出力する) の電流源トランジスタセル I_1 、

そして、セグメント回路16内の電流源トランジスタセル1のトランジスタ t i ~ t i は、 塩み付け回路10内の電流源トランジスタセルTのトランジスタ t i ~ t i と同一サイズであるので、上位4ピットと下位2ピットとの間の誤差が小さくなり、微分直線性が向上する。

なお、第1実施例と同様に、バイアス回路12 内のトランジスタセルT b をトランジスタセル T I 、T 1 、トランジスタセル「と同様に(同一サイズの複数のトランジスタで)構成してもよい。

また、第2 実施例においては、セグメント回路 1 6 が上位 4 ピットを担当し、重み付け回路 1 0 が下位 2 ピットを担当しており、セグメント回路 1 6 の担当するピット数が少ない(4 ピット)の で、セグメント回路 1 6 内の電流源トランジスタ セル 1 の個数は少ない。それゆえ、セグメント回 路 1 6 に必要な面積が大幅に増加することがない。 また、第 3 図の第 2 実施例を一般的な形式で述 べると、次のようになる。

nビットのDAコンパータにおいて、nビットを上位&ビット、下位n-&ビットに分割する。

下位 n ー & ビットは、重み付け方式により処理され、上位 & ビットは、セグメント方式にの重み付けた式においては、下位 n ー & ビットはであるが使用されては、 n ー & 個の電流が使用されては、 n ー & 個の電流が使用されては、 2 i-l (1 ≤ i ≤ n − & ビットが 「H」レベルであるか「L」レベルであるか「L」レベルであるが「L」レベルであるがではり、 i 番目の電流がからにより、 i 番目の電流がからではかいたより、 i 番目の電流がからではがいたより、 i 番目の電流がからではがいたより、 i 番目の電流がからではがいたより、 i 番目の電流がからの電流が出力される。そして、 全による出力ともる。

上位 & ビットのセグメント方式においては、2 * - * の電流値を有する同一の電流源を 2 * - 1 個使用する。上位 & ビットは、デコードされ、線上位 & ビットが示す個数だけ電流源から電流が出

スタのうち必要な個数のトランジスタを使用しているので、電流源トランジスタセルを高精度化することができる。従って、電流源トランジスタセル間の誤差が小さくなり、微分直線性が向上する。 また、請求項 2 記載の発明によれば、重み付け

回路とセグメント回路を併用しているのでセグメント回路のみを使用する場合と比較して、必要な面積の増加が抑制される。

4. 図面の簡単な説明

第1図は、本発明の原理による重み付け回路の 回路図、

第2回は、本発明の第1実施例による重み付け 回路を使用したDAコンパータの回路図、

第3図は、本発明の第2実施例による重み付け 回路を使用したDAコンパータの回路図、

第4回は、従来の重み付け回路の回路図、

第5回は、従来の重み付け回路を使用したDAコンパータの回路図、

第6回は、セグメント回路を使用したDAコン

力される。そして、出力された電流値の和が、セ グメント方式による出力とされる。

以上のようにして、重み付け方式による下位 nー& ピットの出力とセグメント方式による上位 & ピットの出力との和が、DAコンバータの出力と
される。

なお、重み付け方式における電流 競及 びセグメ ント方式による電流 値は、 2 a-g 個の同一サイズ のトランジスタ から構成されていてもよの電 この場合に、重み付け方式における i 番目の電 ほは、 2 a-g 個の同一サイズのトランジスタのう ち 2 i-1 (1 ≤ i ≤ n - g) 個のトランジオスタの 使用している。また、セグメント方式におけるタ 電流 類は、 2 a-g 個の同一サイズのトランジスタ を全て使用している。

(発明の効果)

以上説明したように、請求項 1 記載の発明によれば、各電流源トランジスタセルを同一サイズの複数のトランジスタから構成し、複数のトランジ

パータの回路図である。

10… 重み付け回路

12…バイアス回路

1 4 … 負荷


16…セグメント回路

T,~T,…電流銀トランジスタセル

t, ~t, … 同一サイズのトランジスタ


Ⅰ | ~ Ⅰ | 15… 電流源トランジスタセル


出顧人代理人 石 川 泰 男



本発明の原理に上極か付け回路の回路図


第1図






本発明の第2実施例により重計付け回路を使用LftDAコッドタの回路図

第 3 図




使来の重み付け回路の回路図 第 4 図



在采油时们回路を使用U:0Aコンパータの回路回

第5図.



ヒクメント回路を使用した DAコンバータの回路図

第 6 図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成10年(1998)9月25日

【公開番号】特開平4-42619 【公開日】平成4年(1992)2月13日 【年通号数】公開特許公報4-427 【出願番号】特願平2-150621 【国際特許分類第6版】

H03M 1/74

[FI]

H03M 1/74

手続補正書

特許庁長官 荒井 寺光 殿

1 事件の表示

平成2年 特許顧 第150621号

2 植正をする者

事作との関係 特許出国人

住 所 神奈川県川崎市中駅区上小田中4丁目1番1号 (平成8年4月1日住所委更携(一括))

名 称 (522)富士盈株式会社 代友者 選押 競

住 所 爱知県春日井市高東寺町二丁目1844番2

名 称 富士通ヴィエルエスアイ株式会社 代表者 羽仁 利幸

3 代現人 (原便香号 105)

住 所 東京都港区芝二丁目17番11号 パーク芝ピル4階 (電話(03)5443~8451代表)

4 袖正の対象

明知書の「特許請求の範囲」及び「発明の詳細な説明」の各稿

6 樹正の内容

- (1) 特許請求の範囲を、別紙のように舗正する。
- (2)明細書、第3頁第3行目の「n個電統制」という記載を、「n個の電流觀 」と補正する。
- (3) 両書、第3頁第10行目の「直列に」という配破を、「並列に」と補正す

以上

PIÆ

特許確求の範囲

1. \mathbf{n} ピットのデ<u>ィ</u>ジタル信号に対応する電磁値によってアナログ信号を出 カするDAコンパータであって、

n 図の電流源トランジスタセル($T_1 \sim T_n$)を含み、放 n 刨の電流源トランジスタセル($T_1 \sim T_n$)のうち第四番目($1 \leq m \leq n$)のトランジスタセル(T_n)から出力される電流値が、最下位ピットを形成するトランジスタから出力される電流値に対して 2^{m-1} 倍で示される重み付け四路を有し、

- * 前記電波載トランジスタセル($T_1 \sim T_s$)のそれぞれは 2^{n-1} 個の同一サイズのトランジスタ($t_1 \sim t_1^{n-1}$)で移成され、第m 許自のトランジスタセル(T_s)には、 2^{n-1} 個のトランジスタ($t_1 \sim t_1^{n-1}$)が並列に接続されて得成されてなることを特徴とするDAコンパータ。
 - 2. nピットのディジタル信号に対応する電弦値によってアナログ信号を出 カするDAコンパータにおいて、

前配れビットのうちの上位」ビットをセグメント回路で構成し、下位n-1ビットを重み付け回路で構成し、前配セグメント回路および重み付け回路の各電池 取トランジスタセルのサイズをローとしたことを特徴とするDAコンパータ。